Sobre el proyecto

Digital es un diseñador de lógica digital y simulador de circuitos gratuito y de código abierto diseñado para la educación. Proporciona una interfaz gráfica para construir y simular circuitos, con características que incluyen: - Visualización de estados de señal con gráficos de medición. - Modo de puerta única para analizar oscilaciones. - Análisis y síntesis de circuitos combinacionales y secuenciales. - Creación y ejecución de casos de prueba para verificación de circuitos. - Muchos ejemplos, desde flip-flops básicos hasta una CPU completa de un solo ciclo similar a MIPS. - Un editor de máquinas de estados finitos (FSM) que puede generar tablas de transición de estados y circuitos. - Una biblioteca de circuitos integrados comunes de la serie 74xx. - Soporte para circuitos genéricos (parametrizados). - Alto rendimiento: el procesador de ejemplo puede ejecutarse a 120 kHz. - Escalabilidad: maneja circuitos grandes como el Juego de la Vida de Conway con ~2400 componentes. - Componentes Java personalizados empaquetados como archivos JAR. - Una interfaz remota TCP simple para herramientas externas como un IDE ensamblador. - Descripciones de componentes en VHDL y Verilog (requiere ghdl o Icarus Verilog). - Exportación a VHDL/Verilog y soporte directo para placas BASYS3 y TinyFPGA BX. - Exportación de archivos JEDEC para GAL16v8, GAL22v10 y ATF150x CPLDs. - Exportación SVG, incluida una versión compatible con LaTeX/Inkscape. - Sin código heredado, buena cobertura de pruebas (~80%). La documentación está disponible en inglés, alemán, español, portugués, francés, italiano y chino simplificado. El proyecto se desarrolla activamente y acepta contribuciones a través de issues y pull requests en GitHub.