इस प्रोजेक्ट के बारे में

डिजिटल एक मुफ्त, ओपन-सोर्स डिजिटल लॉजिक डिज़ाइनर और सर्किट सिम्युलेटर है जो शिक्षा के लिए डिज़ाइन किया गया है। यह सर्किट बनाने और सिम्युलेट करने के लिए एक ग्राफिकल इंटरफ़ेस प्रदान करता है, जिसमें निम्नलिखित विशेषताएं शामिल हैं: - माप ग्राफ़ के साथ सिग्नल स्थितियों का विज़ुअलाइज़ेशन। - ऑसिलेशन का विश्लेषण करने के लिए सिंगल गेट मोड। - कॉम्बिनेशनल और सीक्वेंशियल सर्किट का विश्लेषण और संश्लेषण। - सर्किट सत्यापन के लिए टेस्ट केस निर्माण और निष्पादन। - बुनियादी फ्लिप-फ्लॉप से लेकर पूर्ण MIPS-जैसे सिंगल-साइकिल CPU तक कई उदाहरण। - एक फ़ाइनाइट स्टेट मशीन (FSM) संपादक जो स्टेट ट्रांज़िशन टेबल और सर्किट उत्पन्न कर सकता है। - सामान्य 74xx श्रृंखला एकीकृत सर्किट की एक लाइब्रेरी। - जेनेरिक (पैरामीटराइज़्ड) सर्किट के लिए समर्थन। - उच्च प्रदर्शन: उदाहरण प्रोसेसर 120 kHz पर चल सकता है। - स्केलेबिलिटी: ~2400 घटकों के साथ कॉनवे के गेम ऑफ लाइफ जैसे बड़े सर्किट को संभालता है। - JAR फ़ाइलों के रूप में पैकेज किए गए कस्टम Java घटक। - बाहरी टूल जैसे असेंबलर IDE के लिए एक सरल TCP रिमोट इंटरफ़ेस। - VHDL और Verilog घटक विवरण (ghdl या Icarus Verilog की आवश्यकता है)। - VHDL/Verilog में निर्यात और BASYS3 और TinyFPGA BX बोर्डों के लिए प्रत्यक्ष समर्थन। - GAL16v8, GAL22v10, और ATF150x CPLDs के लिए JEDEC फ़ाइल निर्यात। - SVG निर्यात, जिसमें LaTeX/Inkscape संगत संस्करण शामिल है। - कोई लीगेसी कोड नहीं, अच्छा टेस्ट कवरेज (~80%)। दस्तावेज़ीकरण अंग्रेजी, जर्मन, स्पेनिश, पुर्तगाली, फ्रेंच, इतालवी और सरलीकृत चीनी में उपलब्ध है। परियोजना सक्रिय रूप से विकसित की जा रही है और GitHub मुद्दों और पुल अनुरोधों के माध्यम से योगदान का स्वागत करती है।