digital

Digital 是一款免费、开源的数字逻辑设计器和电路模拟器，专为教育而设计。它提供图形界面来构建和模拟电路，功能包括： - 通过测量图可视化信号状态。 - 单门模式，用于分析振荡。 - 组合电路和时序电路的分析与综合。 - 创建并执行测试用例以验证电路。 - 提供大量示例，从基本触发器到完整的类 MIPS 单周期 CPU。 - 有限状态机（FSM）编辑器，可生成状态转换表和电路。 - 常见 74xx 系列集成电路库。 - 支持通用（参数化）电路。 - 高性能：示例处理器可运行在 120 kHz。 - 可扩展性：可处理像康威生命游戏这样约 2400 个组件的大型电路。 - 以 JAR 文件打包的自定义 Java 组件。 - 简单的 TCP 远程接口，供汇编器 IDE 等外部工具使用。 - VHDL 和 Verilog 组件描述（需要 ghdl 或 Icarus Verilog）。 - 导出为 VHDL/Verilog，并直接支持 BASYS3 和 TinyFPGA BX 开发板。 - 为 GAL16v8、GAL22v10 和 ATF150x CPLD 导出 JEDEC 文件。 - SVG 导出，包括兼容 LaTeX/Inkscape 的版本。 - 没有遗留代码，测试覆盖率良好（约 80%）。 文档提供英语、德语、西班牙语、葡萄牙语、法语、意大利语和简体中文版本。该项目正在积极开发中，欢迎通过 GitHub issues 和 pull requests 贡献。