প্রকল্প সম্পর্কে

ডিজিটাল একটি ফ্রি, ওপেন-সোর্স ডিজিটাল লজিক ডিজাইনার এবং সার্কিট সিমুলেটর, যা শিক্ষার উদ্দেশ্যে তৈরি। এটি সার্কিট তৈরি ও সিমুলেট করার জন্য একটি গ্রাফিক্যাল ইন্টারফেস প্রদান করে, যার বৈশিষ্ট্যগুলির মধ্যে রয়েছে: - পরিমাপ গ্রাফ সহ সিগন্যাল অবস্থার ভিজ্যুয়ালাইজেশন। - দোলন বিশ্লেষণের জন্য একক গেট মোড। - কম্বিনেশনাল এবং সিকোয়েনশিয়াল সার্কিটের বিশ্লেষণ ও সংশ্লেষণ। - সার্কিট যাচাইয়ের জন্য টেস্ট কেস তৈরি ও সম্পাদন। - মৌলিক ফ্লিপ-ফ্লপ থেকে সম্পূর্ণ MIPS-সদৃশ একক-চক্র CPU পর্যন্ত অনেক উদাহরণ। - একটি ফিনিট স্টেট মেশিন (FSM) এডিটর যা স্টেট ট্রানজিশন টেবিল এবং সার্কিট তৈরি করতে পারে। - সাধারণ 74xx সিরিজের ইন্টিগ্রেটেড সার্কিটের একটি লাইব্রেরি। - জেনেরিক (প্যারামিটারাইজড) সার্কিটের সমর্থন। - উচ্চ কর্মক্ষমতা: উদাহরণ প্রসেসর 120 kHz গতিতে চলতে পারে। - স্কেলেবিলিটি: ~2400 কম্পোনেন্ট সহ Conway's Game of Life-এর মতো বড় সার্কিট পরিচালনা করে। - JAR ফাইল হিসাবে প্যাকেজ করা কাস্টম Java কম্পোনেন্ট। - অ্যাসেম্বলার IDE-এর মতো বাহ্যিক সরঞ্জামগুলির জন্য একটি সহজ TCP রিমোট ইন্টারফেস। - VHDL এবং Verilog কম্পোনেন্ট বিবরণ (ghdl বা Icarus Verilog প্রয়োজন)। - VHDL/Verilog-এ রপ্তানি এবং BASYS3 এবং TinyFPGA BX বোর্ডগুলির জন্য সরাসরি সমর্থন। - GAL16v8, GAL22v10 এবং ATF150x CPLD-গুলির জন্য JEDEC ফাইল রপ্তানি। - LaTeX/Inkscape সামঞ্জস্যপূর্ণ সংস্করণ সহ SVG রপ্তানি। - কোনো লিগ্যাসি কোড নেই, ভালো টেস্ট কভারেজ (~80%)। ডকুমেন্টেশন ইংরেজি, জার্মান, স্প্যানিশ, পর্তুগিজ, ফ্রেঞ্চ, ইতালীয় এবং সরলীকৃত চীনা ভাষায় উপলব্ধ। প্রকল্পটি সক্রিয়ভাবে উন্নয়ন করা হচ্ছে এবং GitHub ইস্যু এবং পুল রিকোয়েস্টের মাধ্যমে অবদান স্বাগত জানায়।